上海2014年7月7日電 /美通社/ -- 電子設(shè)計(jì)自動(dòng)化技術(shù)的領(lǐng)導(dǎo)廠商 Mentor Graphics近日發(fā)布一份題為《硅光子帶來新的設(shè)計(jì)挑戰(zhàn)》的研究報(bào)告。中文版的報(bào)告全文可在 Mentor Graphics 的官方網(wǎng)站閱讀和下載：http://mentorg.com.cn/aboutus/view.php?id=263。
作者：John Ferguson 和 Fedor Pikus, Mentor Graphics公司
新興硅光子 (SiP) 技術(shù)前景廣闊，有望帶來顯著的性能提升和可控制的生產(chǎn)成本。光信號(hào)傳播速度較快，而且沒有物理寄生造成的降速影響，這意味著可在極低的功率下實(shí)現(xiàn)非?？斓奶幚硭俣?。此外，在成熟的硅工藝（例如體效應(yīng)互補(bǔ)金屬氧化物半導(dǎo)體）中采用光子技術(shù)也能帶來相對(duì)較低的生產(chǎn)成本。但是，隨著硅光子設(shè)計(jì)從研究階段進(jìn)入商業(yè)生產(chǎn)，光子設(shè)計(jì)人員在完全實(shí)現(xiàn)這些好處之前必須掌握一些新的設(shè)計(jì)規(guī)則。本文討論了一些在使用成熟的集成電路 (IC) 工藝生產(chǎn)時(shí)確保硅光子電路表現(xiàn)達(dá)到預(yù)期的較佳方法。
傳統(tǒng)的設(shè)計(jì)和驗(yàn)證流程
在傳統(tǒng)的集成電路工藝中，設(shè)計(jì)人員通常會(huì)使用原理圖捕獲工具，按照預(yù)想的電氣性能創(chuàng)建一個(gè)設(shè)計(jì)。接著，他們使用代工廠SPICE模型來仿真電路性能，確保達(dá)到預(yù)想的功能。最后，他們會(huì)創(chuàng)建一個(gè)版圖來實(shí)現(xiàn)原理圖設(shè)計(jì)。這個(gè)版圖必須符合工藝設(shè)計(jì)規(guī)則，這可以通過將設(shè)計(jì)版圖（通常采用GDSII等格式）傳遞至設(shè)計(jì)規(guī)則檢查(DRC)工具進(jìn)行確認(rèn)。DRC確保設(shè)計(jì)方案可以生產(chǎn)出來，但不能確保硅的實(shí)際表現(xiàn)符合設(shè)計(jì)意圖和仿真結(jié)果。要想做到這一點(diǎn)，可使用版圖與原理圖 (LVS) 對(duì)比流程來驗(yàn)證物理電路設(shè)計(jì)。LVS流程可閱讀物理版圖，提取出一個(gè)以SPICE電路表示法來描繪電氣結(jié)構(gòu)的網(wǎng)表。然后將這個(gè)提取出的網(wǎng)表與原始的網(wǎng)表進(jìn)行比較。如果二者相匹配，那么設(shè)計(jì)人員便可確信版圖既能生產(chǎn)出來，又能達(dá)到預(yù)期性能。代工廠為設(shè)計(jì)人員提供專為某個(gè)特定節(jié)點(diǎn)和工藝服務(wù)的DRC平臺(tái)、SPICE設(shè)備模型和LVS平臺(tái)。
硅光子的挑戰(zhàn)
然而，這個(gè)工藝流程并不適用于硅光子。雖然SiP設(shè)計(jì)與定制模擬集成電路設(shè)計(jì)有很多相似之處，但挑戰(zhàn)存在于細(xì)節(jié)方面。雖然 SiP 設(shè)計(jì)也在很大程度上依賴早期設(shè)計(jì)仿真，但SPICE不具備模擬光學(xué)器件所需的尖端技術(shù)。光子設(shè)計(jì)人員必須使用其它建模和仿真工具，與SPICE不同，SiP行業(yè)標(biāo)準(zhǔn)尚未確立，這些工具未必能夠與集成電路領(lǐng)域使用的工具進(jìn)行互操作。較值得一提的是，這些仿真器沒有使用標(biāo)準(zhǔn)SPICE 網(wǎng)表的概念，因此，傳統(tǒng)LVS工具無法對(duì)比這些仿真器提取出的網(wǎng)表。
光子電路LVS的另一個(gè)復(fù)雜之處在于器件的特殊性。LVS流程通常歷經(jīng)三個(gè)階段：版圖中的器件識(shí)別、器件的特性鑒定以及器件連接和參數(shù)與原理圖的對(duì)比。第一步的挑戰(zhàn)相對(duì)較小，因?yàn)楣庾悠骷耐庑魏苋菀妆嬲J(rèn)。但是，外形的復(fù)雜性使器件的特性鑒定變得十分困難。光子器件的性能取決于器件復(fù)雜外形的很多細(xì)節(jié)以及周邊布局。
圖1顯示了一個(gè)簡(jiǎn)單的環(huán)形諧振器器件。共有四個(gè)管腳：In1、In2、Out1 和 Out2。有六個(gè)參數(shù)（均可以獨(dú)立地變化）對(duì)該器件的性能至關(guān)重要：Rin、Rout、Gap_length1、Gap_width1、Gap_length2 和 Gap_width2。如果有任何參數(shù)與目標(biāo)值不同，器件將無法達(dá)到預(yù)期性能。鑒于Rin和Rout的曲線特性，很難以GDSII直線格式（使用一系列分段線性直線）來準(zhǔn)確描繪設(shè)計(jì)。因此會(huì)出現(xiàn)半徑不準(zhǔn)確的嚴(yán)重情況，從而造成功能問題。
在LVS中，傳統(tǒng)的器件特性鑒定方法是收集器件周圍可能影響其性能的所有布局對(duì)象，通過測(cè)量來描述這些對(duì)象和器件本身之間的相互作用，例如距離和投影長(zhǎng)度。這些測(cè)量結(jié)果可以按照第一原則理論或硅測(cè)量經(jīng)驗(yàn)曲線代入封閉公式。但是，當(dāng)器件受很多特征影響或者一些簡(jiǎn)單的測(cè)量無法足夠準(zhǔn)確地捕捉物體之間的相互作用（光子器件就是這樣）時(shí)，這種方法便不再奏效。這種情況與模擬電路設(shè)計(jì)人員所面臨的問題很像，除了器件本身形成的少數(shù)對(duì)象，器件性能有時(shí)還取決于數(shù)千個(gè)布局對(duì)象共同的電容和電感。
設(shè)計(jì)流程調(diào)整
我們提議放棄基于精確測(cè)量的特性鑒定，代之以一系列周知的模式來識(shí)別器件，包括主要的器件特征和周邊一定范圍內(nèi)的版圖形狀。這些器件可以使用硅測(cè)量或現(xiàn)有的硅光子仿真器進(jìn)行預(yù)特性化（與面向集成電路設(shè)計(jì)的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)(TCAD)器件仿真類似）。如有必要，這種模式還可以引入少量的變異度，但重要的是，版圖中的器件必須與預(yù)特性化模式之一完全匹配。當(dāng)設(shè)計(jì)人員在版圖中實(shí)施這些預(yù)特性化器件時(shí)，LVS工具可以抽取器件、測(cè)量其重要參數(shù)并且將他們與預(yù)特性化模式相比較。模式庫(kù)里未發(fā)現(xiàn)的任何器件會(huì)被標(biāo)記成未知器件，并被視作版圖錯(cuò)誤處理。
光子電路LVS驗(yàn)證的另一個(gè)挑戰(zhàn)源于電路比較階段。大多數(shù)LVS工具的開發(fā)都基于這樣的假設(shè)：對(duì)版圖的分析可以依賴常見數(shù)據(jù)庫(kù)中描述的單個(gè)CMOS傳輸門的邏輯屬性。光子電路的基本元素如諧振器、調(diào)制器和多路器存在很大區(qū)別。在硅光子更加成熟之前，普通的LVS工具不可能像支持MOSFET和CMOS傳輸門一樣的按照“原始器件”支持所有基本的光器件。相反，LVS工具必須支持用戶定義器件和電路模式。驗(yàn)證器件參數(shù)還需要更大的靈活性，一些參數(shù)適用于整個(gè)器件，而另一些則與特定器件引腳或多個(gè)引腳相關(guān)（例如一個(gè)特定波導(dǎo)在一個(gè)多路器中的傳輸與對(duì)話）。與“標(biāo)準(zhǔn)的”傳輸門不同，電路的模式驅(qū)動(dòng)型識(shí)別是分離具有特定功能的元素所必需的。
從概念上講，這個(gè)方法與通常應(yīng)用于模擬器件特性鑒定問題的解決方案類似：這些設(shè)備的確切性能特性十分復(fù)雜，并且通常很少為人所知。設(shè)計(jì)人員通常缺乏具有幾個(gè)著名參數(shù)的準(zhǔn)確壓縮模型。相反，在一個(gè)相對(duì)較大的版圖環(huán)境下，許多幾何形狀的復(fù)雜互動(dòng)決定了器件性能。對(duì)于光子器件來說，情形極其類似。光子器件的性能由組成器件的許多布局類型的精美細(xì)節(jié)決定。細(xì)節(jié)會(huì)受到按照GDS多邊形繪制幾何的平滑曲線時(shí)的制品的影響，然后進(jìn)一步分裂成適合掩膜制造機(jī)器的元素，最終被光刻生產(chǎn)工藝所扭曲。因此，只通過幾個(gè)與其規(guī)模和大小相關(guān)的參數(shù)對(duì)器件進(jìn)行可靠的特性鑒定并不現(xiàn)實(shí)。LVS 工具必須將這些器件與一個(gè)已知的良好且優(yōu)秀的配置變體庫(kù)進(jìn)行比較。當(dāng)發(fā)現(xiàn)匹配項(xiàng)時(shí)，性能參數(shù)可以直接從庫(kù)項(xiàng)目中提取?！邦愃啤钡遣⒉煌耆ヅ淙魏螏?kù)變量的器件應(yīng)該被標(biāo)記為警告信息。
總結(jié)
當(dāng)LVS工具能夠發(fā)現(xiàn)和提取具有復(fù)雜曲線形狀的用戶定義器件時(shí)，硅光子設(shè)計(jì)人員可以從真正的LVS驗(yàn)證中獲得信心，并且提取適當(dāng)?shù)奈锢頊y(cè)量器件參數(shù)，用于與一個(gè)仔細(xì)預(yù)特性化設(shè)備庫(kù)進(jìn)行對(duì)比。使用這個(gè)方法，既定的器件到器件行為可以進(jìn)行驗(yàn)證，確保不存在意外的短路或開路。通過仔細(xì)驗(yàn)證如圖所示器件參數(shù)與預(yù)期的預(yù)特性化性能相匹配，電路中每個(gè)器件的預(yù)期性能得到了進(jìn)一步的確保。也許重要的是，意外的設(shè)計(jì)錯(cuò)誤會(huì)在結(jié)構(gòu)完好的設(shè)計(jì)環(huán)境中被及早發(fā)現(xiàn)并通知用戶，從而快速簡(jiǎn)單地排除故障，節(jié)省不必要的生產(chǎn)周期并且大大縮短上市時(shí)間。
作者介紹
John Ferguson 是總部位于俄勒岡州威爾森維爾的明導(dǎo) Calibre DRC Applications 的營(yíng)銷總監(jiān)。他在1991年獲得麥吉爾大學(xué) (McGill University) 物理學(xué)學(xué)士學(xué)位，1993年獲得馬薩諸塞大學(xué) (University of Massachusetts) 應(yīng)用物理碩士學(xué)位，2000年獲 Oregon Graduate Institute of Science and Technology 電氣工程博士學(xué)位。John 在面向前沿的集成電路生產(chǎn)制造的物理設(shè)計(jì)驗(yàn)證領(lǐng)域擁有豐富的工作經(jīng)驗(yàn)。
Fedor Pikus 是明導(dǎo) Design to Silicon 部門首席工程科學(xué)家。他之前的職位包括谷歌高級(jí)軟件工程師以及明導(dǎo) Calibre PERC, LVS, DFM 首席軟件架構(gòu)師。他于1998年加盟明導(dǎo)，從計(jì)算物理學(xué)學(xué)術(shù)研究轉(zhuǎn)至軟件行業(yè)。作為首席科學(xué)家，他的職責(zé)包括規(guī)劃 Calibre 產(chǎn)品的長(zhǎng)期技術(shù)方向、指導(dǎo)和培養(yǎng)從事這些產(chǎn)品工作的工程師、軟件設(shè)計(jì)與架構(gòu)以及新設(shè)計(jì)和軟件技術(shù)的研究。Fedor 在物理、EDA、軟件設(shè)計(jì)和 C++ 語(yǔ)言方面擁有超過25項(xiàng)專利，發(fā)表過超過90篇相關(guān)論文與會(huì)議報(bào)告。
