免費(fèi)片內(nèi)二維統(tǒng)計眼圖掃描軟件支持高速數(shù)據(jù)轉(zhuǎn)換器至FPGA信號完整性的快速系統(tǒng)內(nèi)驗(yàn)證。
北京2013年10月17日電 /美通社/ -- Analog Devices, Inc. (NASDAQ:ADI)，全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商，今天發(fā)布了一款基于FPGA的參考設(shè)計及配套軟件和HDL代碼，該參考設(shè)計可降低集成JESD204B兼容轉(zhuǎn)換器的高速系統(tǒng)的設(shè)計風(fēng)險。該軟件為JESD204B Xilinx收發(fā)器調(diào)試工具，可支持312.5Mbps至12.5Gbps的JESD204B數(shù)據(jù)轉(zhuǎn)換器至FPGA串行數(shù)據(jù)接口和Xilinx® Inc., 7系列FPGA及Zynq®-7000全可編程SoC。它隨ADI轉(zhuǎn)換器免費(fèi)提供，通過提供片內(nèi)二維統(tǒng)計眼圖掃描，幫助雷達(dá)陣列、軟件定義無線電以及其他高速系統(tǒng)的設(shè)計人員更快地驗(yàn)證采用千兆收發(fā)器的JESD204B數(shù)據(jù)轉(zhuǎn)換器至FPGA設(shè)計的信號完整性。
Xilinx高速I/O產(chǎn)品經(jīng)理Revathi Narayanan表示：“ADI的JESD204B Xilinx收發(fā)器調(diào)試工具提供了片內(nèi)眼圖掃描功能，能以統(tǒng)計手段確定FPGA內(nèi)部信號的完整性，是測試和測量流程的有效補(bǔ)充。其他技術(shù)均針對FPGA封裝的外部，并在Xilinx自動增益控制和均衡器模塊處理之前采集信號，而ADI則利用Xilinx收發(fā)器片內(nèi)眼圖掃描功能，使開發(fā)人員可以監(jiān)控FPGA內(nèi)部JESD204B鏈路上的信號完整性和設(shè)計裕量，從而獲得更加準(zhǔn)確的結(jié)果?！?/p>
ADI的參考設(shè)計直接從7系列IBERT內(nèi)核中的片內(nèi)Rx裕量分析功能收集數(shù)據(jù)，并在FPGA或者ARM®雙核Cortex?-A9 MPCore?處理器之一的內(nèi)部管理本地數(shù)據(jù)，在HDMI顯示器上顯示數(shù)據(jù)，或者通過以太網(wǎng)將數(shù)據(jù)送至遠(yuǎn)程監(jiān)控站。一般地，其他掃描工具在片外測量信號，需要使用昂貴的測試和測量設(shè)備，或者需要通過JTAG傳回數(shù)據(jù)，以便在實(shí)驗(yàn)室的主機(jī)/開發(fā)電腦上查看。
“實(shí)時”數(shù)據(jù)采集功能可監(jiān)控設(shè)備健康狀態(tài)
替代型掃描工具一般通過生成偽隨機(jī)位流(PRBS)的方式來測量高速數(shù)據(jù)鏈路，而系統(tǒng)會在封閉開發(fā)環(huán)境中校驗(yàn)該偽隨機(jī)位流的位級正確性。這種方式并不描述設(shè)計的實(shí)際表現(xiàn)，也不說明設(shè)計是否可能瀕臨失敗。ADI的參考設(shè)計使用流向FPGA的真實(shí)JESD204B串行數(shù)據(jù)來測量鏈路的穩(wěn)健性。通過這種利用“實(shí)時”數(shù)據(jù)的方式，即使已在現(xiàn)場部署設(shè)計之后，也可監(jiān)控信號的保真度，從而在產(chǎn)品的壽命周期內(nèi)進(jìn)行實(shí)時、預(yù)見性維護(hù)。
報價與供貨
| 產(chǎn)品 | 供貨 | 報價 |
| JESD204B Xilinx收發(fā)器調(diào)試工具 | 現(xiàn)在 | 隨ADI轉(zhuǎn)換器免費(fèi)提供 |
