Analog Devices, Inc.宣布推出突破性的RadioVerse®片上系統(tǒng)(SoC)系列，為射頻單元(RU)開發(fā)人員提供靈活且經(jīng)濟(jì)高效的平臺(tái)，以創(chuàng)建業(yè)內(nèi)高能效5G RU。新推出的SoC系列提供先進(jìn)的RF信號(hào)處理，擴(kuò)展了數(shù)字功能和RF容量，可以大幅提高5G RU性能和能源效率。這些SoC是ADI的RadioVerse生態(tài)系統(tǒng)的最新成員，融合了獲得殊榮的零中頻 (ZiF)架構(gòu)，以及功能集成和線性度方面的重大技術(shù)進(jìn)步。ADI的RadioVerse器件是在全球4G和5G RU中應(yīng)用廣泛的軟件定義收發(fā)器。
隨著全球網(wǎng)絡(luò)運(yùn)營商爭相部署5G基礎(chǔ)設(shè)施，對(duì)高能效射頻單元的需求也隨之快速增長。隨著無線需求呈指數(shù)增長，能效成為運(yùn)營商在尋求降低碳排放，同時(shí)擴(kuò)展網(wǎng)絡(luò)容量這一過程中的關(guān)鍵指標(biāo)。與其他替代產(chǎn)品相比，新推出的RadioVerse SoC系列的功耗極低，且采用先進(jìn)算法，可以提供出色的RU系統(tǒng)效率。
ADRV9040是新推出的RadioVerse SoC系列中的首款產(chǎn)品。它提供8個(gè)帶寬為400MHz的發(fā)送和接收通道，集成先進(jìn)的數(shù)字信號(hào)處理功能，包括載波數(shù)字上變頻器(CDUC)、載波數(shù)字下變頻器(CDDC)、削峰(CFR)和數(shù)字預(yù)失真(DPD)。利用這種擴(kuò)展的信號(hào)處理，就無需再使用現(xiàn)場可編程門陣列(FPGA)，從而可減少發(fā)熱結(jié)構(gòu)、減小總系統(tǒng)尺寸、重量、功率和成本。SoC的DPD算法采用先進(jìn)的機(jī)器學(xué)習(xí)技術(shù)開發(fā)，并與主要的功率放大器(PA)供應(yīng)商密切合作進(jìn)行優(yōu)化，以減輕設(shè)計(jì)負(fù)擔(dān)，提供出色的寬帶寬性能。該算法在4G和5G用例中得到了全面的測試和驗(yàn)證，包括氮化鎵(GaN)在內(nèi)的多種PA技術(shù)類型。此外，ZiF射頻架構(gòu)可以簡化RF濾波和信號(hào)鏈組件，降低RU成本，縮短不同頻段和功率要求的產(chǎn)品開發(fā)時(shí)間。 （美通社,2021年12月10日北京）
