新思科技（Synopsys, Inc.）近日宣布與臺(tái)積公司合作，基于臺(tái)積公司N4P制程技術(shù)開發(fā)廣泛的Synopsys DesignWare®接口和基礎(chǔ)IP核組合，以促進(jìn)芯片創(chuàng)新，助力開發(fā)者快速地成功設(shè)計(jì)出復(fù)雜的高性能計(jì)算（HPC） 和移動(dòng)SoC。基于這一合作，開發(fā)者可基于臺(tái)積公司的先進(jìn)制程技術(shù)使用高質(zhì)量IP核以實(shí)現(xiàn)設(shè)計(jì)和項(xiàng)目進(jìn)度的嚴(yán)苛要求，并在性能、功耗、面積、帶寬和延遲等方面進(jìn)行優(yōu)化。
新思科技廣泛的DesignWare IP核組合包括邏輯庫、嵌入式存儲(chǔ)器、IO、PVT監(jiān)視器、嵌入式測試、模擬IP、接口IP、安全I(xiàn)P、嵌入式處理器和子系統(tǒng)。為了加速原型設(shè)計(jì)、軟件開發(fā)以及將IP核整合進(jìn)芯片，新思科技“IP Accelerated”計(jì)劃提供IP核原型設(shè)計(jì)套件、IP核軟件開發(fā)套件和IP核子系統(tǒng)。我們?cè)贗P核質(zhì)量和全面技術(shù)支持方面進(jìn)行了大量投資，以協(xié)助開發(fā)者降低集成風(fēng)險(xiǎn)，縮短產(chǎn)品上市時(shí)間。臺(tái)積公司N4P制程技術(shù)上的DesignWare接口和基礎(chǔ)IP核計(jì)劃于2022年第一度開始上市。（美通社,2021年11月19日加利福尼亞州山景城）
